Big.LITTLE
![](http://upload.wikimedia.org/wikipedia/commons/thumb/0/02/Circle-icons-computer.svg/35px-Circle-icons-computer.svg.png)
Cet article est une ébauche concernant l’informatique.
Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.
big.LITTLE (de l'anglais big signifiant « grand » et little signifiant « petit ») est une technologie de microprocesseur multi-cœur conçue par ARM, utilisant simultanément un cœur à très faible consommation (LITTLE) comme cœur principal et plusieurs cœurs plus puissants (big), s'activant en cas de demande importante en puissance de calcul. Cela permet d'économiser davantage d'énergie que lorsque plusieurs processeurs de même puissance sont mis en parallèle, tout en conservant une forte capacité de calcul.
ARMv7
Cette technologie est utilisée pour la première fois avec la 3e génération des processeurs de la famille ARM Cortex-A. Les ARM Cortex-A7 sont les LITTLE, tandis que les ARM Cortex-A15 MPCore ou ARM Cortex-A17 MPCore sont les big. Les différents processeurs sont connectés via un ensemble de deux systèmes de bus appelé CoreLink 400 ; la technologie CCI-400 (Cache coherent interconnect for accelerators) permettant également d'échanger les données avec les autres processeurs (GPU, VPU (en), DSP…) et la mémoire et le GIC-400 (Generic Interrupt Controller), programmable, permettant de distribuer jusqu'à 480 interruptions sur les différents processeurs[1]. Le cœur ARM Cortex-A17, présenté en , aussi puissant que le Cortex-A15 mais plus économe en énergie[2], pourra également jouer le rôle de big dans ce type d'architecture.
Modes de fonctionnement
Différents modes de fonctionnement ont été introduits sous le noyau Linux par Linaro en . Un ou plusieurs des cœurs Cortex-A7 peuvent travailler lorsque la charge est faible, tandis que les A12 ou A15 prendront le relais (mode IKS – In Kernel Switcher, signifiant en anglais « Commutation dans le noyau ») ou s'y ajouteront (mode GTS – Global Task Scheduling, signifiant « ordonnancement global des tâches »)[3] lorsque l'utilisation le nécessitera.
ARMv8
La nouvelle (uniquement des FPGA X-Gene en 2013) génération, 64 bits d'ARM, nommée ARM Cortex-A50 autorise aussi cette technologie, mais avec un meilleur rendement. l'ARM Cortex-A53 sera le LITTLE et l'ARM Cortex-A57 le big. Une nouvelle version du bus, nommé CoreLink 500 permet de joindre jusqu'à 4 processeurs LITTLE et jusqu'à 16 processeurs big dans différentes combinaisons selon le type de plateforme ciblée (smartphone basse consommation, smartphone plus puissant, tablette ou serveur[4])
Notes et références
- ↑ (en) Big.LITTLE Processing with ARM CortexTM-A15 & Cortex-A7 sur ARM.com
- ↑ (en) ARM Cortex A17: An Evolved Cortex A12 for the Mainstream in 2015 sur anandtech.com.
- ↑ (en) big.LITTLE Software Update, le 10 juillet 2013, sur Linaro.org
- ↑ (en) ARM Launches Cortex-A50 Series, the World’s Most Energy-Efficient 64-bit Processors sur arm.com
Annexes
Articles connexes
- Advanced Microcontroller Bus Architecture
- Cache coherent interconnect for accelerators
Liens externes
- (en) big.LITTLE Processing sur le site d'ARM
- (en) Big.LITTLE Processing with ARM CortexTM-A15 & Cortex-A7 [PDF] sur le site d'ARM
- (fr) ARM Cortex A7 et big.LITTLE : le silicium noir description en français de la technique et de ses avantages sur HardWare.fr
- (en) ARM Versatile Express TC2, ARM Cortex-A15 with ARM Cortex-A7 in big.LITTLE configuration Démonstration en vidéo sur armdevices.net
v · m Architecture ARM | |||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
CPU |
| ||||||||||||||
GPU | |||||||||||||||
VPU | |||||||||||||||
SoC |
| ||||||||||||||
Bus |
| ||||||||||||||
Systèmes d'exploitation |
|
Portail de l’informatique