Ця стаття є сирим перекладом з англійської мови. Можливо, вона створена за допомогою машинного перекладу або перекладачем, який недостатньо володіє обома мовами. Будь ласка, допоможіть поліпшити переклад. (грудень 2017) |
(англ.). Ви можете допомогти, розширивши поточну статтю за допомогою перекладу з англійської. - Не перекладайте текст, який видається недостовірним або неякісним. Якщо можливо, перевірте текст за посиланнями, поданими в іншомовній статті.
- Докладні рекомендації: див. Вікіпедія:Переклад.
|
Altera Quartus II - це середовище компанії Altera для програмування та розробки під ПЛІС. Quartus II дозволяє аналізувати і синтезувати HDL конструкції, що дозволяє розробнику складати свої проекти, виконувати часовий аналіз, тестувати RTL діаграми, імітує реакцію дизайну на різні подразники, і налаштувати цільовий пристрій на програміста. Quartus включає в себе реалізацію VHDL та Verilog для опису апаратного забезпечення, візуального редагування логічних схем та моделювання векторних сигналів.
Можливості
- SOPC Builder, інструмент, що автоматично генерує логіку взаємоз'єднання та створює пристрій тестування для перевірки функціональності.
- Qsys, є вдосконаленням SOPC та використовує оптимізовану FPGA архітектуру мережі на чипі.
- SoC EDS, набір інструментів, утиліт для допомоги у розробці програм під SoC FPGA вбудованих систем.
- DSP builder, інструмент, що дозволяє створювати Процесор цифрових сигналів.
Посилання
- Qsys [Архівовано 12 лютого 2019 у Wayback Machine.]